**Docket No.: 2336-182 PATENT** 

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	:	
PARK, Kyu Yeon et al.	:	
U.S. Patent Application No	:	Group Art Unit:
Filed: June 24, 2003	:	Examiner:

For:

MICRO-ELECTRO MECHANICAL SYSTEMS (MEMS) DEVICE USING SILICON

ON INSULATOR (SOI) WAFER, AND METHOD OF FABRICATING AND

GROUNDING THE SAME

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of *Korean Patent Application No. 2002-74503*, *filed November 27, 2002* in the present application. The certified copy is submitted herewith.

Respectfully submitted,

LOWE/HAUPTMAN GILMAN & BERNER, LLP

Herjamin J. Hauptman Registration No. 29,310

1700 Diagonal Road, Suite 310 Alexandria, Virginia 22314 (703) 684-1111 BJH/klb Facsimile: (703) 518-5499

Date: June 24, 2003



This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

원

10-2002-0074503

**Application Number** 

PATENT-2002-0074503

원

2002년 11월 27일 NOV 27, 2002

Date of Application

인 :

Applicant(s)

삼성전기주식회사

SAMSUNG ELECTRO-MECHANICS CO., LTD.



2002 12 10 년

COMMISSIONER同間

【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0010

【제출일자】2002.11.27【국제특허분류】G01C 19/00

【발명의 명칭】 SOI웨이퍼를 이용한 MEMS디바이스, 그 제조 및 접

지방법

【발명의 영문명칭】 MICRO-ELECTRO MECHANICAL SYSTEMS DEVICE USING SILICON

ON INSULATOR WAFER, AND METHOD OF MANUFACTURING AND

GROUNDING THE SAME

【출원인】

【명칭】 삼성전기 주식회사

【출원인코드】 1-1998-001806-4

【대리인】

【성명】 손원

【대리인코드】 9-1998-000281-5

【포괄위임등록번호】 2002-047982-8

【대리인】

【성명】 함상준

[대리인코드] 9-1998-000619-8

【포괄위임등록번호】 2002-047984-2

【발명자】

【성명의 국문표기】 박규연

【성명의 영문표기】PARK, Kyoo Yeon【주민등록번호】651106-1535247

【우편번호】 442-707

【주소】 경기도 수원시 팔달구 망포동 벽산아파트 117동 1001호

【국적】 KR

【발명자】

【성명의 국문표기】 김기훈

【성명의 영문표기】 KIM,Ki Hoon

【주민등록번호】 731005-1802417

【우편번호】 133-777

【주소】 서울특별시 성동구 행당동 한진현대아파트 117동 402호

[국적] KR

【심사청구】 청구

【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정

에 의한 출원심사 를 청구합니다. 대리인

손원 (인) 대리인

함상준 (인)

[수수료]

【기본출원료】 20 면 29,000 원

【가산출원료】 8 면 8,000 원

【우선권주장료】 0 건 0 원

【심사청구료】 13 항 525,000 원

【합계】 562,000 원

【첨부서류】 1. 요약서·명세서(도면)\_1통

## 【요약서】

## [요약]

본 발명은 SOI(Silicon on Insulator) 웨이퍼를 사용하는 MEMS(Micro-Electro Mechanical Systems, 이하, 'MEMS'라 한다) 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀과 핸들 웨이퍼(handle wafer)를 전기적으로 연결하는 SOI 웨이퍼를 이용한 MEMS 디바이스, 그 제조 및 접지 방법에 관한 것으로,

본 발명은 상하 실리콘층 사이에 절연층을 포함하는 MEMS 디바이스(40)에 있어서, 제1실리콘층(41); 상기 제1실리콘층(41)상에 형성된 절연층(42); 상기 절연층(42)상에 형성되는 제2실리콘층(43); 상기 제2실리콘층(43)상에 형성되는 보호층(44); 및 상기 보호층(44) 상단부에서 상기 제1실리콘층(41)의 일부까지 연장되며, 내부에 도전성 물질(CM)이 형성된 접지홀(GH); 를 구비한다.

## 【대표도】

도 4

## 【색인어】

SOI(Silicon on Insulator), MEMS 디바이스, 접지

【명세서】

【발명의 명칭】

SOI웨이퍼를 이용한 MEMS디바이스, 그 제조 및 접지 방법{MICRO-ELECTRO MECHANICAL SYSTEMS DEVICE USING SILICON ON INSULATOR WAFER, AND METHOD OF MANUFACTURING AND GROUNDING THE SAME}

ł

## 【도면의 간단한 설명】

도 1은 일반적인 SOI 웨이퍼의 구조도이다.

도 2는 종래의 와이어 본딩 방식의 MEMS 디바이스의 구조도이다.

도 3은 종래의 골드플립칩 본딩 방식의 MEMS 디바이스의 구조도이다.

도 4는 본 발명에 따른 SOI 웨이퍼를 이용한 MEMS 디바이스의 구조도이다.

도 5는 본 발명에 따른 MEMS 디바이스의 제조 및 접지방법을 보이는 플로우챠트이다.

도 6은 도 5의 MEMS 디바이스의 제조 및 접지방법의 각 단계별 공정 예시도이다.

도 7은 도 5의 제조 및 접지방법에 대한 제1 예시도이다.

도 8은 도 5의 제조 및 접지방법에 대한 제2 예시도이다.

\* 도면의 주요부분에 대한 부호의 설명 \*

40 : MEMS 디바이스 41 : 제1 실리콘충(핸들 웨이퍼)

42 : 절연충(희생충) 43 : 제2 실리콘충(디바이스 웨이퍼)

44 : 보호층(커버 글래스) SH : 신호홀

GH : 접지홀 GHT : 접지홀 하단부

CA : 전도성 접착제 DFR : 드라이 필름 레지스터

SBN : 샌드 블래스터 노즐 ST : 슬릿

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<16> 본 발명은 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스에 관한 것으로, 특히 SOI 웨이퍼를 사용하는 MEMS 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀(ground hole)과 핸들 웨이퍼(handle wafer)를 전기적으로 연결하는 SOI 웨이퍼를 이용한 MEMS 디바이스, 그 제조 및 접지 방법에 관한 것이다.

- 의반적으로, MEMS(Micro-ElectroMechanical Systems, 이하 "MEMS"라 한다)는 반도체 칩에 내장된 센서, 밸브, 기어, 반사경, 그리고 구동기 등과 같은 아주 작은 기계장치와 컴퓨터를 결합하는 기술로서, "영리한 물건"이라고도 불린다. 기본적으로, MEMS 디바이스는 반사경이나 센서와 같은 일부 기계 장치가 제작되었던 아주 작은 실리콘 칩 위에 마이크로회로를 포함한다. 어쩌면, 이러한 칩들은 낮은 가격에 많은 량이 조립됨으로써, 여러 용도에서 비용 효율적으로 만들어질 수 있을 것이다.
- <18> 그리고, MEMS 디바이스에서, 바닥 웨이퍼로 작용하는 핸들웨이퍼(handle wafer)가 전기적으로 부유(Floating)될 경우에 디바이스(Device)가 되는 구조물과 형성되는 기생콘덴서(Parasitic Capacitance)에 의하여 전기적 간섭이 발생하여 구동기나 감지요소에 악영

29-5

향을 유발시키므로 핸들 웨이퍼를 전기적으로 인쇄회로기판의 접지면에 접지시켜 사용한다.

- <19> 도 1은 일반적인 SOI 웨이퍼의 구조도로서, 도 1을 참조하면, 일반적인 SOI 웨이퍼(10)는 실리콘으로 이루어지고 바닥 웨이퍼로서 작용하는 하부의 핸들 웨이퍼(11)와, 실리콘으로 이루어진 상부의 디바이스 웨이퍼(13)와, 상기 두 웨이퍼(11)(13) 사이에 형성되는 실리콘 산화물로 이루어진 절연층인 희생층(12)으로 이루어진다.
- 상기 핸들 웨이퍼(Handle Wafer)(11)는 보통 수백 μm의 두께를 갖는 실리콘 웨이퍼로서, 이는 보통 디바이스에서 기판(Substrate)으로 사용되고, 상기 디바이스 웨이퍼 (Device Wafer)(13)는 디바이스가 형성되는 웨이퍼로서, 그 두께는 제품마다 다르지만 보통 수십 ~ 수백 μm이며, 그리고, 식각에 의하여 소정의 구조물 형상으로 구현된다. 그리고, 상기 희생충(12)은 실리콘 산화물로 형성되며 자이로스코프(GYROSCOPE)나 가속 도계의 경우, 구조물이 운동할 수 있도록 디바이스 형성후 불산 등을 이용하여 습식 식각(Wet Etching)에 의해 제거되며, 이에 따라 빈공간(Vacant Space)이 형성된다.
- <21> 도 2는 종래의 와이어 본딩 방식의 MEMS 디바이스의 구조도로서, 도 2를 참조하면, 종 래의 와이어 본딩 방식의 MEMS 디바이스(20)는 핸들 웨이퍼에 해당하는 제1 실리콘층 (21)과, 실리콘 산화물에 해당하는 절연층(22)과, 디바이스 웨이퍼에 해당하는 제2 실리 콘층(23)과, 커버 글래스(cover glass)에 해당하는 보호층(24)으로 이루어진다. 그리고, 상기 보호층(24)은 신호홀(SH) 및 접지홀(GH)을 포함하고, 상기 접지홀(GH) 및 신호홀

(SH)에는 도전성물질(CM)이 형성되고, 이 도전성물질(CM)은 접지연결을 위해 상기 접지 홀(GH)의 상단부에 형성되는 메탈패드(MP)와 연결된다.

- <22> 상기 핸들 웨이퍼(Handle Wafer)(41)를 인쇄회로기판(PCB)의 접지면에 전도성 접착제 (29)를 이용하여 부착시키고, 상기 보호충(24)의 접지홀(GH)에 형성된 메탈패드(MP)를 상기 인쇄회로기판(PCB)의 접지면(GA)에 접속하는 방법은 와이어(W)를 이용하여 본딩하는 방법이 사용되고 있으며, 이러한 MEMS 디바이스(20)를 에폭시 등과 같은 절연물 수지로 몰딩하여 하나의 MEMS 디바이스가 구현된다.
- <23> 그러나, 상기 접지홀에 형성된 메탈패드(MP)와 인쇄회로기판(PCB)과의 접지를 위해서는 와이를 사용하여 본당하는 별도의 공정이 추가되어야 하는 불편함을 피할 수 없다는 문 제점이 있고, 또한, 실리콘은 공기에서도 일정시간 방치되면 그 표면에 자연산화막 (Natural Oxide)이 생겨서 전도성 접착제를 사용하여도 전기적인 접촉이 불량해지는 경 우가 종종 발생하는 문제점이 있다.
- 한편, 소형화에 유리하고, 외이어 본딩에 비하여 잡음특성이 우수한 골드플립칩 본딩
   (Gold Flip Chip Bonding) 방식의 MEMS 디바이스가 최근 개발되고 있는데, 이에 대해서
   는 도 3을 참조하여 설명한다.
- <25> 도 3은 종래의 골드플립칩 본딩(Gold Flip Chip Bonding) 방식의 MEMS 디바이스의 구조도로서, 도 3을 참조하면, 종래의 골드플립칩 본딩 방식의 MEMS 디바이스(30)는 플립칩 본딩(Flip chip bonding)의 일종인 골드 범프 플립 칩 본딩(Gold bump flip chip

bonding)을 사용하는데, 이는 기본적인 디바이스 구조는 상기한 도 2에 도시된 디바이스와 동일하지만 인쇄회로기판(PCB)에 장착하는 방향이 도 2의 디바이스와 다르다.

- <27> 이러한 골드플립칩 본당 방식의 MEMS 디바이스에서, 디바이스의 금속패드(Metal Pad)와 인쇄회로기판(PCB)의 접지면 사이에 골드볼(Gold Ball)을 형성한 후 일정 온도와 압력을 가한 상태에서 초음파를 인가하여 접착시키는 방법이 사용되고 있는데, 이러한 방법에 의하면 소형화에 유리하고, 외이어 본당에 비하여 잡음특성이 우수하다는 잇점이 있다.
- <28> 그러나, 이러한 방법에서는 상부측에 있는 기판(Substrate)을 인쇄회로기판(PCB)과 연결하는 작업은 그리 쉽지 않다는 문제점이 있는데, 이는 최근의 신기술로 각광을 받고 있는 플립칩 본딩(Flip Chip Bonding)을 적용할 경우에도 핸들 웨이퍼(Handle Wafer)의 접지문제는 심각한 문제로 대두되고 있다.

#### 【발명이 이루고자 하는 기술적 과제】

<29> 본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 따라서, 본 발명의 목적은 SOI 웨이퍼를 사용하는 MEMS 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀과 핸들 웨이퍼(handle wafer)를 전기적으로 연결하는 SOI 웨이퍼를 이용한 MEMS 디바이스, 그 제조 및 접지 방법을 제공하는데 있다.

#### 【발명의 구성 및 작용】

- <30> 상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 제1 특징은 상하 실리콘층 사이에 절연층을 포함하는 MEMS 디바이스에 있어서, 제1 실리콘층; 상기 제1 실리콘층상에 형성된 절연층; 상기 절연층상에 형성되는 제2 실리콘층; 상기 제2 실 리콘층상에 형성되는 보호층; 및 상기 보호층 상단부에서 상기 제1 실리콘층의 일부까지 연장되며, 내부에 도전성 물질이 형성된 접지홀; 를 구비하는 SOI 웨이퍼를 이용한 MEMS 디바이스를 제공하는 것이다.
- (31) 또한, 본 발명의 목적을 달성하기 위한 다른 기술적인 수단으로써, 본 발명의 제2 특징은 SOI 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지 방법에 있어서, 제1 실리콘층을 제공하는 제1 단계; 상기 제1 실리콘층에 절연층을 형성하는 제2 단계; 상기 절연층에 제2 실리콘층을 형성하고, 이 제2 실리콘층에 소정의 구조물 형상을 형성하는 제3 단계; 상기 제2 실리콘층에 보호층을 형성하는 제4 단계; 상기 보호층에 신호홀 및 접지홀을 형성하며, 상기 접지홀을 상기 제2 실리콘층 및 절연층을 통해 상기 제1 실리콘층까지 연장하여 형성하는 제5 단계; 및 상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후

공정을 수행하는 제6 단계; 를 구비함을 특징으로 하는 SOI 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법을 제공하는 것이다.

- 또한, 본 발명의 목적을 달성하기 위한 다른 기술적인 수단으로써, 본 발명의 제3 특징은 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지 방법에 있어서, 제1 실리콘충(41)을 제공하는 제1 단계(S51); 상기 제1 실리콘충(41)에 절연충(42)을 형성하는 제2 단계(S52); 상기 절연충(42)에 제2 실리콘충(43)을 형성하고, 이 제2 실리콘충(43)에 소정의 구조물 형상을 형성하는 과정에서 접지홀(GH)에 대응하는 위치에 슬릿(ST)을 형성하는 제3 단계; 상기 제2 실리콘충(43)에 보호충(44)을 형성하는 제4 단계(S54); 상기 보호충(44)에 신호홀(SH) 및 접지홀(GH)을 형성하며, 상기 접지홀을 상기 제2 실리콘충(43) 및 절연충(42)을 통해 상기 제1 실리콘충(41)까지 연장하여 형성하는 제5 단계(S55,S56); 및 상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후 공정을 수행하는 제6 단계(S57,S58);를 구비함을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법을 제공한다.
- <33> 이하, 본 발명의 제1 특징에 따른 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스에 대하여 도 4를 참조하여 상세하게 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
- <34> 도 4는 본 발명에 따른 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 구조도로서, 도 4를 참조하면, 본 발명에 따른 MEMS 디바이스는 상하 실리콘층 사이에 절연층을 포함하는 MEMS 디바이스(40)에 있어서, 제1 실리콘층(41)과, 상기 제1 실리콘 층(41)상에 형성된 절연층(42)과, 상기 절연층(42)상에 형성되는 제2 실리콘층(43)과,

상기 제2 실리콘충(43)상에 형성되는 보호충(44)과, 상기 보호충(44) 상단부에서 상기 제1 실리콘충(41)의 일부까지 연장되며, 내부에 도전성 물질(CM)이 형성된 접지홀(GH)을 포함한다.

- <35> 상기 제1 실리콘충(41)은 실리콘으로 이루어지고, 핸들 웨이퍼 및 바닥 웨이퍼로서 작용하며, 상기 절연충(42)은 실리콘 산화물로 이루어지고, 자이로 또는 가속도계 등에 적용되는 경우에, 구조물이 운동할 수 있도록 하기 위한 빈공간을 포함하는 희생충으로 작용하며, 상기 제2 실리콘충(43)은 실리콘으로 이루어지고, 디바이스(Device)에 해당하는 소정의 구조물 형상을 포함하여 디바이스 웨이퍼로서 작용한다. 그리고, 상기 보호충 (44)은 글래스로 이루어져 상기 디바이스 웨이퍼를 보호하기 위한 커버로서 작용한다.
- <36> 상기 본 발명의 MEMS 디바이스에서, 상기 보호층(44)에 형성된 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장하고, 이후 상기 접 지홀(GH) 내부에 도전성 물질(CM)을 형성하여 상기 접지홀(GH)의 하단부(GHT)를 제1 실 리콘층(41)에 전기적으로 접속한다.
- <37> 이와 같은 도전성 물질(CM)은 상기 접지홀(GH) 및 신호홀(SH) 내부에 금속물질로 완전히 채워지거나, 또는 상기 각 홀의 벽면을 따라 증착 또는 도금 등의 방식으로 형성될수 있으며, 그리고 상기 도전성 물질은 상기 각 홀의 하단부에서부터 인접한 보호층의 상부까지 연장되어 형성될 수 있다. 이는 하기에 설명되는 본 발명의 다른 실시 예에도 적용될 수 있다.

<38> 이러한 본 발명의 MEMS 디바이스(40)의 제1 실리콘층(41)이 인쇄회로기판(PCB)에 전도 성 접착제(CA)를 통해서 전기적으로 연결된다.

- <39> 이하, 본 발명의 제2 특징 및 제3 특징에 따른 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 접지 방법에 대해서 도 5를 참조하여 상세하게 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
- <40> 도 5는 본 발명에 따른 MEMS 디바이스 제조 및 접지방법을 보이는 플로우챠트이고, 도 6은 도 5의 MEMS 디바이스 제조 및 접지방법의 각 단계별 공정 예시도이다.
- 도 5 및 도 6을 참조하면, 먼저, 제1 단계(S51)는 핸들 웨이퍼에 해당하는 제1 실리콘 충(41)을 제공하고(도 6a), 그 다음, 제2 단계(S52)에서는 상기 제1 실리콘충(41)상에 희생충으로 작용하는 절연충(42)을 형성하며(도 6b), 그 다음, 제3 단계(S53)에서는 상기 절연충(42)상에 디바이스로 작용하는 제2 실리콘충(43)을 형성한다(도 6c). 이때, 상기 제2 실리콘충(43)에 디바이스에 해당하는 소정의 구조물 형상을 포함할 수 있다(도 6d).
- (42) 그 다음, 제4 단계(S54)에서는 상기 제2 실리콘충(43)에 디바이스를 보호하기 위해 커버로서 작용하는 보호충(44)을 형성하고(도 6e), 그 다음, 제5 단계(S55,S56)에서는 상기 보호충(44)에 신호홀(SH) 및 접지홀(GH)을 각각 형성한다(도 6f). 여기서, 상기 접지홀(GH)을 상기 제2 실리콘충(43) 및 절연충(42)을 거쳐서 상기 제1 실리콘충(41)까지 연

장하여 형성하고, 상기 접지홀(GH) 내부에 도전성 물질을 형성하여 상기 접지홀(GH)이 상기 제1 실리콘층(41)에 전기적으로 연결된다(도 6g).

- (43) 그 다음, 제6 단계(S57,S58)에서는 상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후공정을 수행한다. 여기서 후공정은 상기 접지홀 내부에 도전성물질을 형성하는 과정을 포함하며, 여기서, 도전성물질은 상기 접지홀(GH) 및 신호홀(SH) 내부에 금속물질로 완전히 채워지거나, 또는 상기 각 홀의 벽면을 따라 증착 또는 도금 등의 방식으로 형성될수 있다. 이러한 후공정을 통해 접착력이 증가되고, 또한, 신호홀의 내부에 글래스와 실리콘 접합부위의 연결상태를 양호하게 해준다.
- <44> 이하, 본 발명의 제2 특징에 따른 MEMS 디바이스의 접지홀 접지방법에 대해서는 도 7을 참조하여 설명한다.
- <45> 도 7은 도 5의 제조 및 접지방법에 대한 제1 예시도로서, 도 7을 참조하면, 상기 제5 단계(S55,S56)에 대한 제1 예를 설명하면, 먼저, 제1 과정에서는 도 7a 에 도시한 바와 같이, 상기 보호층(44)의 접지홀(GH)을 제외한 나머지 부분에 드라이 필름 레지스터 (DFR)를 형성하고, 그 다음, 제2 과정에서는 도 7b에 도시한 바와 같이, 상기 보호층 (44)의 접지홀(GH)을 식각하여 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42) 을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성한다.
- <46> 이러한 제5 단계(S55,S56)에 대해서 구체적으로 설명하면, 먼저, 제1 과정에서 상기 보호충(44)의 접지홑(GH)을 제외한 나머지 부분에 드라이 필름 레지스터(DFR)를 형성하고, 그 다음, 제2 과정에서는 상기 보호충(44)의 접지홀(GH)에 분말을 분사하여 상기

접지홀(GH)을 상기 제2 실리콘충(43) 및 절연충(42)을 통해 상기 제1 실리콘충(41)까지 연장시켜 형성한다.

- <47> 여기서, 패키지 부재에 형성되는 핸들 웨이퍼인 제1 실리콘(41)에 연결하고자 하는 접지홀(GH)을 패키지 후 재가공하여 핸들 웨이퍼까지 연장하며, 상기 제5 단계(S55,S56)의 분말 분사는 샌드 블래스터 노즐(SBN)에 의해 이루어질 수 있다.
- <48> 전술한 바와 같은 본 발명에 제2 특징에서는, SOI 웨이퍼와 글래스 웨이퍼(Glass Wafer)와의 웨이퍼 본딩(Wafer bonding)이 완료된 상태에서 접지홀(Ground Hole)만 재가 공하여 핸들 웨이퍼(Handle Wafer)까지 홀의 깊이를 연장시키는데, 여기서 접지홀의 가 공은 샌드 블래스터(Sand Blaster) 장비를 이용하여 가공할 수 있다.
- 즉, 웨이퍼상에 수백에서 수천 개의 홀을 가공해야 하므로 샌드 가공에 방어력을 가지고 있는 드라이 필름 레지스터(Dry Film Resister)를 이용하는 노광작업을 통하여 패터 낭한 후 미세한 샌드로 제2 실리콘층 및 절연층을 식각한다. 웨이퍼 본딩(Wafer bonding)이 완료된 후 DFR을 접지홀(Ground Hole)부분만 패터닝한 후 일정시간 가공하면 샌드(sand) 분말이 열린 홀을 관통하여 디바이스 웨이퍼와 희생층을 관통하고 핸들 웨이퍼까지 접지홀이 연장된다.
- <50> 이하, 본 발명의 제3 특징에 따른 MEMS 디바이스의 접지홀 접지방법에 대해서는 도 8을 참조하여 설명한다.
- <51> 도 8은 도 5의 제조 및 접지방법에 대한 제2 예시도로서, 본 발명의 제3 특징에서는 상기한 본 발명의 제2 특징과 제3단계 및 제5단계를 제외한 나머지 과정은 동일하다.

(52) 도 8을 참조하여 상기 제3 단계는 상기 절연충(42)에 제2 실리콘충(43)을 형성하고, 이 제2 실리콘충(43)에 소정의 구조물 형상을 형성하는 과정에서 접지홀(GH)에 대응하는 위치에 슬릿(ST)을 형성하고, 상기 제5 단계(S55,S56)에서는 상기 보호충(44)에 신호홀 (SH) 및 접지홀(GH)을 형성하며, 도 8a 및 도 8b에 도시한 바와 같이, 상기 접지홀을 상기 제2 실리콘충(43) 및 절연충(42)을 통해 상기 제1 실리콘충(41)까지 연장하여 형성한다.

- <53> 여기서, 상기 디바이스 웨이퍼에 형성되는 슬릿(ST)은 흠집이나 관통구로 이루어질 수 있으며, 이러한 슬릿(ST) 형성후, 패키지하고, 이 패키지된 웨이퍼를 표면처리하여 선택적으로 접지홀(Ground Hole)이 핸들 웨이퍼(Handle Wafer)까지 연장되도록 한다.
- 이와 같은 본 발명의 제3 특징은, 본 발명의 제2 특징보다 간단한 방법으로 DFR 재작업이 필요 없으며, 도 8에 보인 바와 같이 웨이퍼 본딩이 완료된 웨이퍼를 표면처리하여 접지홀(Ground Hole)을 관통하는 방법으로, 모든 홀이 샌드에 노출되므로 접지홀(Ground Hole)이 식각에서 빨리 연장되도록 슬릿을 형성하는 등의 사전 작업이 필요하다. 이 사전 작업은 디바이스 웨이퍼에 디바이스를 식각하는 공정에서 디바이스 웨이퍼 표면에 흠집을 내거나 혹은 접지 홀(Ground Hole)부분에 디바이스 웨이퍼를 식각하는 방법이다.
- <55> 또한, 상기 제5 단계(S55,S56)는 상기 보호층(44)의 접지홀(GH)을 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성 하는데, 이와 같이 접지홀(GH)을 제1 실리콘층(41)까지 연장하는 방법은 식각 방식이나 분말 분사 방식 등과 같이 다양한 방식으로 이루어질 수 있고, 여기서, 분말 분사는 샌 드 블래스터 노즐(SBN)에 의해 이루어질 수 있다.

<56> 이때, 디바이스 웨이퍼의 접지홀 아래의 디바이스 웨이퍼는 관통구의 형성으로 열려 있거나 또는 흠집 형성으로 취약하게 되고, 샌드 재가공시 다른 신호홀이 핸들 웨이퍼까지 연장되기 전에 접지홀은 핸들 웨이퍼까지 선택적으로 연장된다. 이로 인하여, 표면처리된 글래스 표면의 표면적이 넓어지는 효과로 인하여 후 공정인 금속 증착에서의 접착력을 증가시키는 장점이 있으며, 신호홀의 내부에 글래스와 실리콘 접합부위의 연결상태를 양호하게 해주는 효과가 있다.

- <57> 전술한 바와 같이, 본 발명은 커버 글래스 표면과 핸들 웨이퍼를 전기적으로 연결하여이후 와이어 본딩(Wire bonding)의 방법이든 플립칩 본딩(Flip chip bonding)의 방법이든 칩 레벨(Chip level)에서 이미 커버 글래스(Cover Glass) 표면에 접지가 드러나는 방법으로서, 이와 같이, 핸들 웨이퍼(Handle wafer)에서 커버 글래스 표면까지 전기적인연결을 하기 위해서는 접지홀(Ground Hole)에서 핸들 웨이퍼(Handle Wafer)까지 홀(Hole)을 관통하는 것이 가장 확실한 방법이다.
- <58> 따라서, MEMS에서 사용하는 SOI 웨이퍼는 보통 희생층의 두께가 수μm이하로 상대적으로 디바이스 웨이퍼의 두께에 비하여 얇기 때문에 본 발명에 의한 제조공정에서 큰 어려움 없이 접지과정이 실현 가능하다.

## 【발명의 효과】

<59> 상술한 바와 같은 본 발명에 따르면, SOI 웨이퍼를 사용하는 MEMS 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀(ground hole)과 핸들 웨이퍼 (handle wafer)를 전기적으로 연결함으로서, 플립칩 본딩(Flip Chip Bonding)을 할 경우

, 별도의 처리 없이 내부의 도전성 물질(Conductive Material)을 연결할 수 있고, 핸들웨이퍼(Handle Wafer)의 전기적인 연결이 가능하며, 내부의 도전성 물질과 핸들 웨이퍼간의 전기적인 연결이 효과적으로 이루어질 수 있으며, 이에 따라 디바이스 구성시 전기적인 잡음 특성을 개선 할 수 있다.

<60> 이상의 설명은 본 발명의 구체적인 실시 예에 대한 설명에 불과하고, 본 발명은 이러한 구체적인 실시 예에 한정되지 않으며, 또한, 본 발명에 대한 상술한 구체적인 실시 예 로부터 그 구성의 다양한 변경 및 개조가 가능하다는 것을 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 쉽게 알 수 있다.

## 【특허청구범위】

## 【청구항 1】

상하 실리콘층 사이에 절연층을 포함하는 MEMS 디바이스(40)에 있어서,

제1 실리콘층(41);

상기 제1 실리콘층(41)상에 형성된 절연층(42);

상기 절연층(42)상에 형성되는 제2 실리쿈층(43);

상기 제2 실리콘층(43)상에 형성되는 보호층(44); 및

상기 보호층(44) 상단부에서 상기 제1 실리콘층(41)의 일부까지 연장되며, 내부에 도 전성 물질(CM)이 형성된 접지홀(GH);

를 구비하는 SOI 웨이퍼를 이용한 MEMS 디바이스.

## 【청구항 2】

제1항에 있어서, 상기 제2 실리콘층(43)은

소정의 구조물 형상을 포함하는 것을 특징으로 하는 SOI 웨이퍼를 이용한 MEMS 디바이스.

## 【청구항 3】

제2항에 있어서, 상기 보호충(44)은

상기 제2 실리콘충(43)의 구조물 형상에 해당하는 영역에 빈공간(VS)을 포함하는 것을 특징으로 하는 SOI 웨이퍼를 이용한 MEMS 디바이스.

## 【청구항 4】

제1항에 있어서, 상기 도전성 물질(CM)은

상기 접지홀(GH) 내부에 금속물질로 완전히 채워져서, 상기 접지홀(GH)의 하단부에서부터 인접한 보호층의 상부까지 전기적으로 연결되어 형성되는 것을 특징으로 하는 SOI 웨이퍼를 이용한 MEMS 디바이스.

## 【청구항 5】

제1항에 있어서, 상기 도전성 물질(CM)은

상기 접지홀(GH)의 벽면을 따라 증착 또는 도금 등의 방식으로 형성되어, 상기 접지홀(GH)의 하단부에서부터 인접한 보호층의 상부까지 전기적으로 연결되어 형성되는 것을 특징으로 하는 SOI 웨이퍼를 이용한 MEMS 디바이스.

## 【청구항 6】

SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지 방법에 있어서,

제1 실리콘층(41)을 제공하는 제1 단계(S51);

상기 제1 실리콘충(41)에 절연충(42)을 형성하는 제2 단계(S52);

상기 절연층(42)에 제2 실리콘충(43)을 형성하고, 이 제2 실리콘충(43)에 소정의 구조물 형상을 형성하는 제3 단계(S53);

상기 제2 실리콘층(43)에 보호층(44)을 형성하는 제4 단계(S54);

상기 보호층(44)에 신호홀(SH) 및 접지홀(GH)을 형성하며, 상기 접지홀을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장하여 형성하는 제5 단계(S55,S56); 및

상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후공정을 수행하는 제6 단계 (S57,S58);를 구비함을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.

# 【청구항 7】

제6항에 있어서, 상기 제5 단계(S55,S56)는

상기 보호충(44)의 접지홀(GH)을 제외한 나머지 부분에 드라이 필름 레지스터(DFR)를 형성하는 제1 과정; 및

상기 보호층(44)의 접지홀(GH)을 식각하여 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성하는 제2 과정;을 포함하는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.

## 【청구항 8】

제6항에 있어서, 상기 제5 단계(S55,S56)는

상기 보호충(44)의 접지홀(GH)을 제외한 나머지 부분에 드라이 필름 레지스터(DFR)를 형성하는 제1 과정; 및

상기 보호층(44)의 접지홀(GH)에 분말을 분사하여 상기 접지홀(GH)을 상기 제2 실리콘 층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성하는 제2 과정;을 포함하는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.

# 【청구항 9】

제8항에 있어서, 상기 제5 단계(S55,S56)의 분말 분사는

샌드 블래스터 노즐(SBN)에 의해 이루어지는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.

## 【청구항 10】

SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지 방법에 있어서,

제1 실리콘충(41)을 제공하는 제1 단계(S51);

상기 제1 실리콘충(41)에 절연충(42)을 형성하는 제2 단계(S52);

상기 절연충(42)에 제2 실리콘충(43)을 형성하고, 이 제2 실리콘충(43)에 소정의 구조물 형상을 형성하는 과정에서 접지홀(GH)에 대응하는 위치에 슬릿(ST)을 형성하는 제3단계;

상기 제2 실리콘충(43)에 보호충(44)을 형성하는 제4 단계(S54);

상기 보호층(44)에 신호홀(SH) 및 접지홀(GH)을 형성하며, 상기 접지홀을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장하여 형성하는 제5 단계(S55,S56); 및

상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후공정을 수행하는 제6 단계 (S57,S58);를 구비함을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.

## 【청구항 11】

제10항에 있어서, 상기 제5 단계(S55,S56)는

상기 보호층(44)의 접지홀(GH)을 식각하여 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성하는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.

## 【청구항 12】

제10항에 있어서, 상기 제5 단계(S55,S56)는

상기 보호층(44)의 접지홀(GH)에 분말을 분사하는 상기 접지홀(GH)을 상기 제2 실리콘 층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성하는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.


# 【청구항 13】

제12항에 있어서, 상기 제5 단계(S55,S56)의 분말 분사는


샌드 블래스터 노즐(SBN)에 의해 이루어지는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.









[도 2]




[도 3]




[도 4]





[도 5]





[도 7]







[도 8]

